Eigener ONT am FTTH-Anschluss von M-Net

[meyergru]

P.S.: Ich weiß z.B. dass das Layout sich für den X520 sich auch unterscheidet. Eine Anfrage bei Intel dazu läuft.

[meyergru]

Inzwischen habe ich herausgefunden, dass die NVRAM-Inhalte sich für die beiden SFP+Ports von den internen Ports unterschieden, bei beiden war allerdings das Module Qualification Bit schon aus.

Die Dokumentation für den X722 findet man hier. Das erklärt die Abweichungen, aber das relevante Register und Bit ist das selbe wie für den X710 - nur wirkt es nicht. Nicht mal mit dem neuesten Intel-Treiber 1.12.13.

Ich habe inzwischen alle in Frage kommenden Bits ausgetestet - keine Wirkung. Ich bekomme sogar die Meldung "ixl2: Link failed because an unqualified module was detected!" weg (durch Setzen von "Disable Firmware Link Management"), aber der Link kommt trotzdem nicht hoch - und dabei habe ich ein ziemlich standardkonformes 1-GBit-Modul genommen.

[meyergru]

Der Vollständigkeit halber, dies sind die Originalwerte aus dem E300-9D-4CN8TP:

# ./unlock3 -g ixl2
      EMP SR: 0x641d
      PHY CAP DATA OFFSET: 0x6572
      PHY Capability data structure 0:
      00006572  00  0x000c (Section Length) should be 0x000c
      00006572  01  0xffa1
      00006572  02  0x000a
      00006572  03  0x000c (External PHY Type) <== will be modified
      00006572  04  0x0004
      00006572  05  0x0005
      00006572  06  0x0003
      00006572  07  0x0000
      00006572  08  0x070c (PHY Capabilities Misc0) <== will be modified
      00006572  09  0x6400
      00006572  0a  0x0000
      00006572  0b  0x0402
      00006572  0c  0xdebe
      PHY CAP DATA OFFSET: 0x657f
      PHY Capability data structure 1:
      0000657f  00  0x000c (Section Length) should be 0x000c
      0000657f  01  0xffa1
      0000657f  02  0x000a
      0000657f  03  0x000c (External PHY Type) <== will be modified
      0000657f  04  0x0004
      0000657f  05  0x0005
      0000657f  06  0x0003
      0000657f  07  0x0000
      0000657f  08  0x070c (PHY Capabilities Misc0) <== will be modified
      0000657f  09  0x6400
      0000657f  0a  0x0000
      0000657f  0b  0x0402
      0000657f  0c  0xdebe
      PHY CAP DATA OFFSET: 0x658c
      PHY Capability data structure 2:
      0000658c  00  0x000c (Section Length) should be 0x000c
      0000658c  01  0xff82
      0000658c  02  0x0082
      0000658c  03  0x1870 (External PHY Type) <== will be modified
      0000658c  04  0x0000
      0000658c  05  0x0000
      0000658c  06  0x3303
      0000658c  07  0x0003
      0000658c  08  0x070c (PHY Capabilities Misc0) <== will be modified
      0000658c  09  0x0a00
      0000658c  0a  0x0000
      0000658c  0b  0x0402
      0000658c  0c  0xdebe
      PHY CAP DATA OFFSET: 0x6599
      PHY Capability data structure 3:
      00006599  00  0x000c (Section Length) should be 0x000c
      00006599  01  0xff82
      00006599  02  0x0082
      00006599  03  0x1870 (External PHY Type) <== will be modified
      00006599  04  0x0000
      00006599  05  0x0000
      00006599  06  0x3303
      00006599  07  0x0003
      00006599  08  0x070c (PHY Capabilities Misc0) <== will be modified
      00006599  09  0x0a00
      00006599  0a  0x0000
      00006599  0b  0x0402
      00006599  0c  0xdebe

Ich habe deutlich mehr als nur die markierten Stellen modifiziert...

Eine weitere Anfrage bei Intel läuft, ob es überhaupt möglich ist, das Verhalten zu modifizieren.